19日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-293775

50 Int. Cl. 5

識別記号

庁内整理番号.

❸公開 平成3年(1991)12月25日

H 01 L 29/788

7514-4M 8831-4M 29/78 H .01 L 27/10

4 3 3

×

審査請求 未請求 請求項の数 4 (全31頁)

60発明の名称 強誘電体コンデンサ及び半導体装置

> 顧 平2-320987 ②)特

@出 願 平2(1990)11月27日

〒 1 (1989)12月25日 ○ 日本(JP) 回特願 平1-332604 優先権主張

委 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内 @発 明 ध्य 部 老 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内 個発 明 者 粤 B 啓 111 司 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内 @発 明 山 晃 老 ⑫発 明 者 今 井 基 直 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 光雄 @発 明 老 頂 Ħ 研究所内

神奈川県川崎市幸区堀川町72番地 勿出 願 人 株式会社東芝 四代 理 人 弁理士 鈴江 武彦 外3名

最終頁に続く

1. 発明の名称

強誘電体コンデンサ及び半導体装置

- 2. 特許請求の範囲
- (1) 基板上に設けられた強誘電体層と、前記 強誘電体層の厚さ方向に互いに強誘電体を挟んで 開口された複数の溝部と、前記各溝部内に前記強 誘電体を挟んで対向するように充填された第1、 第2の電極とを具備したことを特徴とする強誘電 体コンデンサ。
- (2) 前記第1、第2の電優は、前記講部内で 前記強誘電体との接触部以外に絶縁材を介在して 充填されることを特徴とする請求項1記載の強誘 電体コンデンサ。
 - (3) 基板と、

前記基板上に設けられた絶縁膜と、

前記絶殺態上に設けられた強誘電体層と、前記 強誘電体腦の厚さ方向に互いに強誘電体を挟んで 開口された複数の清部と、前記各清部内に前記弦 誘電体を挟んで対向するように充填された第1、

第2の電極とからなる強誘電体コンデンサと、

前記基板上に設けられ、前記強誘電体コンデン サの第1、第2の電極のいずれか一方の電極と接 続されるトランジスタと、

を具備したことを特徴とする半導体装置。

(4) 基板と、

前記基板上に設けられた絶縁膜と、

前記絶録膜上に設けられた強誘電体層と、前記 強誘電体層の厚さ方向に互いに強誘電体を挟んで 開口された複数の溝部と、前記各溝部内に前記強 誘電体を挟んで対向するように交互に充填された 第1、第2の電極とからなる強誘電体コンデンサ ٤,

前記基板上に設けられ、前記強誘電体コンデン サの第1の電極と接続されるトランジスタと、

前記強誘電体コンデンサの強誘電体層上に設け られ、前記コンデンサの第2の電極を共通に接続 するための配線と、

を具備したことを特徴とする半導体装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、強誘電体コンデンサ及び前記コン デンサを備えた半導体装置に関する。

(従来の技術)

このようなことから、誘電体膜として汎用なシ

分極が保持される。このため、前記 強誘電体を表する不揮発性のRAMは残留分極を多りを強誘電体に残留分極を用きます。このような強誘電体に残留する電荷の向きです。と"1"に対応でせることにより強を記していまる。一方、揮発性のDRAMでは第34図に示す残留分極を示さないキュリー温度以上(常誘電相)の状態で使用される。

リコンの酸化物や窒化物の代わりに大きな誘電率を持つ強誘電体を用いることによりコンデンサの構造を簡略化することが検討されている。例えば、典型的な強誘電体であるジルコン酸チタン酸鉛(P Z T)の比誘電率は1000以上であるため、前記強誘電体を有するプレーナ構造の強誘電体コンテンサは比較的小さな面積で電荷を蓄積することが可能である。

従って、前記不揮発性のRAMに用いられる強誘電体コンデンサの電極間距離は使用電圧と強誘電体のしきい値電界(もしくは分極が飽和する電界)、絶縁耐圧などから決定することが望ましい。

ところで、プレーナ構造の強誘電体コンデン サを有する半導体装置としては、従来、第35四 (A)、(B)に示すものが知られている。即ち、 図中の 301は、例えばp型のシリコン基板であり、 該基板 30iの表面には素子領域を電気的に分離す るためのフィールド酸化膜 302が形成されている。 前記フィールド酸化膜 302で囲まれた基板 381の 表面には、n * 型のソース、ドレイン領域 308、 304が互いに電気的に分離して形成されている。 これらソース、ドレイン領域 303、 304間のチャ ンネル領域を含む基板 301上には、ゲート酸化膜 305が設けられ、かつ前記ゲート酸化膜 305上に は例えば多結晶シリコンからなるゲート電極 306 が形成されている。前記フィールド酸化膜 302及 びゲート電極 306を含む基板 301全面には、例え ばSiO₂からなる第1の層間絶縁膜 307が被覆

されている。前記ソース、ドレイン領域 303、 304の一部に対応する前記層間絶録膜 307には、 コンタクトホール 308が閉口されている。前記層 間絶録膜 307上には、前記ソース、ドレイン領域 303、 304と前記コンタクトホール 308を通して 接続される多結晶シリコンからなるソース電極 (図示せず)、ドレイン電極 809がそれぞれ設け られている。前記ドレイン電極 309の他端には、 面積の広い第1電極 310aが形成されている。前記 ソース電極、ドレイン電極 309を含む前記層間絶 秋膜 807上には、例えばSiO₂からなる第2の 層間絶縁膜 311が被覆されている。この層間絶録 膜 311の前記第1 電極310aに対応する部分には、 穴 312が閉口され、拡穴 312内にはP2 T 等から なる強誘電体層 313が充填されている。この強誘 電体層 313を含む前記第2の層間絶録膜 311上に は、面積の広い第2電極310bが設けられ、かつ該 第2電極310bには前記第2の該層間絶線膜 311上 に配置される配線 314が接続されている。

一般に、強誘電体コンデンサに書積する電荷量

性を低下させるという問題があった。

更に、ある種の強誘電体では決まった結晶軸に対してのみ自発分極を持つ。例えば、ニオブ酸鉛のように結晶の自発分極軸が面方向に向いた強誘電体層が形成される場合がある。かかる強誘電体層を用いて前述した第35図のようなブレーナ型のコンデンサを構成すると、電極310a、310b間方向に強誘電体層 313の自発分極が向かないため、強誘電性を示さないという問題がある。

(発明が解決しようとする課題)

本発明の目的は、小さい面積で大きな電荷が 蓄積できる強誘電体コンデンサを提供しようとす るものである。

本発明の別の目的は、寄生容量の直列接続を回避して良好な強誘電性を有する強誘電体コンデンサを提供しようとするものである。

本発明の更に別の目的は、自発分極軸が面方向にのみ向いている強誘電体層を使用しても良好な強誘電性を示す強誘電体コンデンサを提供しようとするものである。

また、前述した第35図(A)、(B)に示す半 導体装置はスパッタ蒸着等により強誘電体層 313 を形成するに際し、前記強誘電体層 313と下地で ある第1の層間絶緑膜 307との界面に低誘電平層 が不可避的に形成される。このため、かかる強誘 電体コンデンサを有する半導体装置は第36図に示 す等価回路となり、前記低誘電平層に起因する寄 生コンデンサ C・が強誘電体コンデンサ C に直列 に接続される。その結果、トータル的な強誘電特

本発明の更に別の目的は、前記特性を有する強 誘電体コンデンサを備えた半導体装置を提供しよ うとするものである。

[発明の構成]

(課題を解決するための手段)

本発明に係わる強誘電体コンデンサは、基板上に設けられた強誘電体層と、前記強誘電体層の厚さ方向に互いに強誘電体を挟んで開口された複数の溝部と、前記各溝部内に前記強誘電体を挟んで対向するように充填された第1、第2の電極とを具備したことを特徴とするものである。

前記基板としては、例えばガラス基板、シリコン基板等を挙げることができる。

前記強誘電体としては、例えばジルコン酸チタン酸鉛(PZT)、ジルコン酸チタン酸ランタン鉛(PLZT)、チタン酸鉛、チタン酸パリウム、チタン酸ピスマス、又はニオブ酸鉛、ニオブ酸ストロンチウム等が挙げられる。かかる強誘電体の中で、キュリー温度が室温より十分高い強誘電体(室温で強誘電相となる強誘電体)は不揮発性の

強誘電体メモリの記録媒体として使用できる。一方、キュリー温度が室温より低い強誘電体 (室温で常誘電相となる強誘電体) はDRAMのメモリ・セル用コンデンサとして使用できる。

前記溝部としては、例えば開口形状が長方形、 又は正方形のもの等を挙げることができる。また、 場合によっては第1、第2の電極のいずれか一方 が充填される溝部の開口形状を枠形もしくは格子 状としてもよい。この場合、通常、枠形もは 格子状の内部には長方形または正方形の開口形状 を有する溝が形成され、該溝に第1、第2の電極 のうちの他方が充填される。

前記電極としては、例えばアルミニウム、多結晶シリコン、タングステン、白金、金等を挙げることができる。

前記第1、第2の電極は、前記溝部内で前記強 誘電体との接触部以外に絶縁材を介在して充填す ることが可能である。かかる絶縁材としては、例 えばシリコン酸化物、シリコン窒化物、アルミナ、 マグネシア等を挙げることができる。

シリコン窒化物、アルミナ、マグネシア(MgO)等を挙げることができ、特にマグネシア単独または、シリコン酸化物及びマグネシアをこの順序で積層した2層構造の絶線膜が好ましい。

前記強誘電体コンデンサの第1、第2の電極のいずれか一方と前記トランジスタとの接続は、次のような形態が挙げられる。

前記甚板と前記強誘電体層の間には、例えばシリコン酸化物、シリコン窒化物、アルミナ、マグネシア等からなる絶縁膜を介在させてもよい。また、前記強誘電体層上に前記絶縁膜を設けてもよい。

また、本発明に係わる半導体装置は 基板と、

前記基板上に設けられた絶縁膜と、

前記絶縁膜上に設けられた強誘電体層と、前記強誘電体層の厚さ方向に互いに強誘電体を挟んで閉口された複数の溝部と、前記各溝部内に前記強誘電体を挟んで対向するように充填された第1、第2の電極とからなる強誘電体コンデンサと、

前記基板上に設けられ、前記強誘電体コンテンサの第1、第2の電極のいずれか一方の電極と接続されるトランジスタと、

を具備したことを特徴とするものである。

前記基板としては、例えばガラス基板、シリコン基板等を挙げることができる。

前記絶縁膜としては、例えばシリコン酸化物、

①、第1、第2の電極が充填される溝部のうち、 一方の溝部底部を前記強誘電体膜及び絶線膜を貫通して基板表面に形成された前記トランジスタの ソース領域又はドレイン領域まで到達させ、前記 一方の溝部内に充填した電極を前記領域に接続する形態。

②、前記基板上の絶縁膜内部又は絶縁膜上に配線を形成し、前記配線を前記絶縁膜に開口したコンタクトホールを通して前記基板上に形成したトランジスタのソース領域又はドレイン領域に接続し、かつ第1、第2の電極が充填される溝部の方ち、一方の溝部底部を前記配線表面まで到達と接続させる形態。

前記強誘電体コンデンサの第1、第2の電極のうちいずれか一方の電極を前記トランジスタに接続した形態において、他方の電極は前記コンデンサの強誘電体層の表面側に配置した配線もしくは前記基板上に絶縁膜内部又は絶縁膜上に形成した配線に接続される。かかる強誘電体層の表面側に

配置した配線は、前記弦誘電体層上に直接形成で もよいし、前記弦誘電体層上に成されたで ネシア、シリコン酸化物等から が成してもよい。また、前記弦響体コンデンサの 第1、第2の電極のうちいずれか一方の電極を前 記トランジスタに接続された配線に接続した形態 において、他方の電極は前記コンデンサの強誘電 体層の表面側に配置した配線に接続される。

更に、本発明に係わる半導体装置は 基板と、

前記基板上に設けられた絶縁膜と、

前記絶縁膜上に設けられた強誘電体層と、前記強誘電体層の厚さ方向に互いに強誘電体を挟んで関ロされた複数の溝部と、前記各溝部内に前記強誘電体を挟んで対向するように交互に充填された第1、第2の電極とからなる強誘電体コンデンサと、

前記基板上に設けられ、前記強誘電体コンデンサの第1の電極と接続されるトランジスタと、 前記強誘電体コンデンサの強誘電体層上に設け

面積で大きな電荷が蓄積することが可能となる。

例えば、残留分極が 0.3℃/m² である強誘電 体層を有するコンデンサを作製し、 300f C の電 荷が審積されるコンデンサを設計することを想定 する。この場合、コンデンサの電極面積は 1.0 μm²必要である。かかる電極面積を従来のよう に強誘電体層の上下を電極で挟むプレーナ構造で 実現するには、例えば 1.0× 1.0μmの面積の電 極を形成する必要があり、コンデンサは同様な 1.0× 1.0μmの面積を占有する。これに対し、 本発明に係わる強誘電体コンデンサにおいては例 えば第4回に示すように基板 1上に厚さ 2μmの 強誘電体層 2を形成し、この強誘電体層 2に閉口 面積が 0.5× 0.2μm、深さが 2.0μmの2つの 講部3a、3bを 0.1μ m 間隔で形成し、これら講部 3a、3bに金属を充填して第1、第2電極4a、4bと すると、実効的な電極面積は 1.0μm² となる。 かかる構造を採用することによりコンデンサの占 有面積は、 0.5× 0.5μmになるため、同等の電 極面積を持つ前記従来のプレーナ構造のコンデン

られ、前記コンデンサの第2の電極を共通に接続 するための配線と、

を具備したことを特徴とするものである。

前記各溝部内に前記第1、第2の電極を前記強誘電体を挟んで対向するように交互に充填するには、例えば次のような形態が挙げられる。①例えば四角柱状の第1の電極を配置する形態。②四角柱状の第1の電極を配置する形態。③四角柱状の第1の電極を配置する形態。③四角柱状の第1の電極を配置する形態。③四角柱状の第1の電極を配置する形態。③四角柱状の第1、第2の電極を配置する形態。

(作用)

本発明に係わる強誘電体コンデンサによれば、基板上に設けられた強誘電体層と、前記強誘電体層の厚さ方向に互いに強誘電体を挟んで閉口された複数の溝部と、前記各溝部内に前記強誘電体を挟んで対向するように充填された第1、第2の電極とを具備した構造とすることによって、小さい

サの1/4 の占有面積に抑えることができる。

また、基板上の強誘電体層に複数の溝部を前記 強誘電体層の厚さ方向に互いに強誘電体を挟んで 開口し、これら溝部内に第1、第2の電極を前記 強誘電体を挟んで対向するように充填することに よって、前記強誘電体層の堆積に該電學層に起 よった地の間に不可避的に生じる低誘電學層に起因 する寄生容量は強称体容量に直列に接続されず、 並列的に接続される。その結果、強誘電特性の優れた強誘電体コンデンサを得ることができる。

更に、本発明によれば強誘電体層の面方向に沿って電界を加える構造であるため、自発分極軸が 面方向にのみ向いている強誘電体層を使用しても、 良好な強誘電性を示す強誘電体コンデンサを実現 できる。

更に、講部内に第1、第2の電極を低誘電率の 絶録材を介在して充填する構造とすることによっ て、前記絶録材でコンデンサ間、コンデンサと配 線間の電気的な分離が可能となるため、誤動作が 少なく、しかも浮遊容量に起因する遅延時間が小 さい多数のコンデンサを同一基板上に配列、集積化したコンデンサ・アレイを実現できる。これは、電極の上面及び第1、第2の電極間の対向側面を除く側面及び底面が前記絶縁材中に埋め込して利用できるためである。この場合、コンデンサの電極のうちいずれか一方の電極が前記絶縁材上に引出され、同様にして引出された別のコンデンサの電極との共通電極となる配線を形成することが可能となる。

への電界の印加は前記強誘電体層の面方向になされる。その結果、前記強誘電体層と絶縁膜の界面に偏折された不純物、欠陥が前記電界の印加により可動イオンとして電極間の強誘電体層に拡散乃至ドリフトされるのを抑制でき、誘電特性、強誘電特性の良好な強誘電体コンデンサを得ることができる。

更に、本発明に係わる半導体装置によれば基板に設けられた絶縁を決論に発展を設けられた強誘電体体を挟んで開発された強誘電体体を接続しては、前記を構造された前記を構造と、前記を構造と、前記を表しての対した。 まるを表しているを表しているを表しているを表しているを発揮できる。

(i) 同一基板上に多数の強誘電体コンデンサを 配列した高集積度のDRAMや強誘電体メモリを 固溶した不純物は、強誘電体の禁制帯中に不純物 は位を生成し、電子 - 正孔の再結合中心として働 く。その結果、強誘電体コンデンサのリーク電流 の増大の原因となる。

前述した第35図(A)、(B)に示す従来のブレーナ構造の強誘電体コンデンサにおいては、強誘電体層の上下に第1、第2の電極を配置しているため、前記不純物や結晶欠陥等が強誘電体層と電極の界面に偏析し易い。その結果、熱処理によるゲッタリングは強誘電体コンデンサの誘電特性、登誘電特性をむしろ劣化させる恐れがある。

これに対し、本発明に係わる強誘電体コンデンコとにおいて強誘電体層の下面に発力の設定を指した。一般を設定を開始を設け、一般を開始を設定を開始を開始を開始を開始を開始を開始を開始を開始を開始を開始を開始を表現を表現を表現する構造であり、第1、第2の電極を表現する構造であり、第1、第2の電極を表現する構造であり、第1、第2の電極

(2) 前記強誘電体コンデンサの第1電極を前記 基板上に形成されたトランジスタのソース又はドレイン領域に接続することによって、強誘電体展 表面での配線形成を省略できると共に、配線長さ を短くできる。また、第2電極は強誘電体層の上 部側または絶縁膜内部もしくは絶縁膜と強誘電体 層の間の配線から取出され、幾つかの強誘電体コ

(3) 強誘電体層の上面に第1、第2の電極のいずれか一方の電極と接続される配線を設けたり、前記一方の電極の上端を強誘電体から突出させると共に該電極自体で配線をも形成して強誘電体上を構切らせたり、或いは電極上端が強誘電体層上に被って加工されると、配線等を通して強誘電体層に電圧を印加した場合、電極近傍の強誘電体層

された第2電極によって抑制できる。その結果、 コンパクトで高密度かつ高信頼性の強誘電体コン デンサを有する強誘電体メモリを実現できる。

(実施例)

以下、本発明の実施例を図面を参照して詳細に説明する。

実施例1

第1図(A)は、本実施例1の強誘電体コンデンサ・アレイを示す平面図、同図である。図中の11は、シリコン器板であり、、数器板11表面には例えば無酸化により成長された絶縁機であるシリコン酸化度12上には、例えばCVD法により堆積されてフラ酸12上には、例えばCVD法により堆積されてフラ酸12上には、例えばCVD法により堆積さバッフを勝13が被覆されている。このパッフを勝13は、アプロでは、中に後述するのを抑制する作用を有がである。これで、アプロでは、中に後述するのを抑制する作用を有がある。これで、アプロのでは、アファ暦13上には、例えばRFスパッタののジルコン酸チタンを

の面に被る配線等の箇所で電界集中を生じる。かかる場合、強誘電体層の上面側に低誘電性の絶縁 膜を配置することによって、前記電界集中を回避 できる。 ・

更に、本発明に係わる基板;前記基板上に設け られた絶録膜:前記絶録膜上に設けられた強誘電 体層と、前記強誘電体層の厚さ方向に互いに強誘 電体を挟んで開口された複数の溝部と、前記各溝 部内に前記強誘電体を挟んで対向するように交互 に充填された第1、第2の無概とからなる強誘鉄 体コンデンサ:前記基板上に設けられ、前記強誘 電体コンデンサの第1の電極と接続されるトラン ジスタ:前記強誘電体コンデンサの強誘電体層上 に設けられ、前記コンデンサの第2の電極を共通 に接続するための配線;を具備した構造すること によって、例えば第1電極に対して第2電極を少 なくとも2つ対向配置できるため、第1電極に対 して少なくとも2つの容量がぶらさがった強誘電 体コンデンサを備えた構造にできる。また、第1 電極間でのクロストークもそれらの電極間に配置

なる強誘電体層 14が被覆されている。この強誘電体層 14は、Pb (Zro.52Tio.4e) O,の組成をもつセラミックス・ターゲットを用いて BOO℃でRFスパッタリングを行なって成膜されたものである。

第2の電極 16a、 16b にそれぞれ接続され、他端 側は 1 本の配線で共通化されている。

このような構成のコンデンサ・アレイによれば、対をなす溝部15a、15b 内に第1、第2の電極16a、16b を充填し、溝部15a、15b 間の強誘電体層14部分を前記第1、第2の電極16a、18b で挟んだ構造の複数のコンデンサを強誘電体層14に配列することによって、小さい面積で大きな電荷が蓄積することができる。

また、上記構成のコンデンサ・アレイについて 共通の配線17a、17bにより各第1、第2の電極 18a、18b間に電圧を印加することにより、第2 図に示す電圧と電荷のヒステリシス特性図が得られた。この第2図から、第1、第2の電極16a、 16b及びこれら電極16a、18b間に配置された強 誘電体層14部分からなるコンデンサはメモリ特性 を有することが確認された。

更に、前記コンデンサの第1、第2の電極 16a、 18b 間に方形波パルスを印加し、この時コンデン サに流れ込む過波電流を観測したところ、第3図

ひきつづき、前記強誘電体層 44を塩素系の反応性ガスを用いたイオンエッチングによるリソグラフィ技術により選択的にエッチングして幅 1 μ m 、深さ 2 μ m の枠状溝 45を閉口した。こうした枠状溝 45の閉口により、第5図(A)、(B)に示すように矩形柱 46が形成される。

次いで、SiH。とNz Oを原料ガスとしたブラズマCVD法によりブラズマSiOz 胰 47を前記枠状溝 45を含む強誘電体層 44上に堆積した(第6図(A)、(B) 図示)。

次いで、前記プラズマ S i O z 膜 47及び強誘電体からなる矩形柱 4 6の一部を塩素系の反応性ガスを用いたイオンエッチングによるリソグラフィ技術により選択的にエッチングして幅 0.5 μ m 、 長さ 1.0 μ m 、 深さ 1.8 μ m の対をなす溝部 4 8 a 、 4 8 b を複数組(例えば 500組) 関口した(第7図(A)、(B)図示)。

次いで、前記各一対の海部 4 8 a 、 4 8 b に 六フッ 化タングステンを水素ガスで還元する C V D 法に より金属タングステンからなる第 1 、第 2 の電極 に示すスイッチング特性図が得られた。第3図中のAは印加電圧波形、B1は反転電流波形、B2は非反転電流波形をそれぞれ示す。この第3図からも実施例1の各コンデンサがメモリ特性を有すること、分極反転に要する時間が約10ns程度であることが確認された。

実施例2

本実施例2は、強誘電体コンデンサ・アレイに 適用したもので、このアレイを第5図(A)、 (B) ~第8図(A)、(B)に示す製造工程を 併記して説明する。

まず、シリコン基板 41を無酸化してその表面に 絶縁膜であるシリコン酸化膜 42を成長した後、 C V D 法により該シリコン酸化膜 42上に絶縁膜で ある厚さ 5000 Å の M g O からなるバッファ層 43を 堆積した。つづいて、このバッファ層 43上に (2 ro. 5 2 T i o. 4 8) O s の組成をもつセラミッ クス・ターゲットを用いて 600℃で R F スパッタ リングを行なうことにより厚さ 2.5 μ m のジルコ ン酸チタン酸鉛からなる強誘電体層 44を被覆した。

49a、 49b を 充填 した。 つづいて、 ブラズマSi〇。 膜 47の全面に A 』 膜 を 蒸着 し、パターニングして A 』 配線 50a、 50b を 形成した(第 8 図(A)、(B)図示)。 これら配線 50a、 50b の一端は、前記ブラズマSi〇。 膜 47の表面に 露出した前記複数組の第 1、第 2 の 電極 49 a、 49 b にそれぞれ接続され、他端側は 1 本の配線で共通化されている。

このような構成の強誘電体コンデンサ・アレイによれば、各海部48a、48b内に第1、第2の電極49a、49bを充填し、海部48a、48b間の強誘電体暦44部分を各電極49a、49bで挟んだ構造の複数のコンデンサを強誘電体暦44に配列することによって、小さい面積で大きな電荷が蓄積することができる。

また、上記構成の強誘電体コンデンサ・アレイについて共通の配線 50a、50bにより各第1、第2の電極 49a、49b間に電圧を印加することにより、前述した第2図に示す電圧と電荷のヒステリシス特性図が得られ、各コンデンサはメモリ特性

を有することが確認された。更に、前記コンデンサの第1、第2の電極49a、49b間に方形波パルスを印加し、この時コンデンサに流れ込む過渡電流を観測したところ、前述した第3図に示すスイッチング特性図が得られ、各コンデンサがメモリ特性を有すること、分極反転に要する時間が約10ns程度であることが確認された。 実施例3

第9図は、本実施例3に係わる複数のがすができる。図中の21は、例えばp型のシリコ気をがである。図中の21は、例えばp型のが域を変更の変更を変更である。図中の21は、例えば東子領域を変更のできる。には、のでででできる。では、のでででできる。では、のでででできる。では、のででできる。では、のででできる。では、のででできる。では、のでできるが、できるが、できるが、できるが、できなるが、できるが、できるが、できるが、できるが、できる。このようなソース、ドレイン領

緑膜31を貫通して前記ドレイン電極30表面に達す る溝部34a、及び前記パッファ層32表面まで達す る溝部34b が長さ 1.0μm、幅 0.5μm、深さ 2 μ m の矩形状をなし、約 0.5μ m 間隔で閉口され ている。こうした一対の講部34a、34b は、前記 強誘電体層33に複数組開口されている。前記各溝 部34a 、34b には、金属タングステンからなる第 1、第2の電極35a、35b が充填されている。前 記第1電極35aは、前記強誘電体層33下方のドレ イン電極30に直接接続される。前記強誘電体層33 上には、AI 配線36が配設されており、かつ該配 線 36の一端は、前記強誘電体層 33の列方向に表面 を露出した前記複数組の電極のうちの第2電極 35b に接続されている。このように第1電極35a は、基板21に形成されたMOSトランジスタのド レイン領域24に接続され、第2電極35b は強誘電 体層33表面側の配線36に接続される。かかる強誘 電体メモリは、第10図に示す等価回路となる。な お、第10図中のTrは前記ソース、ドレイン領域 23、24、ゲート酸化膜25及びゲート電極26で構成

域 23、24、ゲート酸化膜 25及び ゲート電極 26により M O S トランジスタが構成される。前記フィールド酸化膜 22及びゲート電極 26を含む 基板 21全面には、例えば S i O 2 からなる 第 1 の 層間絶録膜 27が被覆されている。前記ソース、ドレイン領域 23、24の一部に対応する前記層 間絶録膜 27には、コンタクトホール 28が 開口されている。前記 層間絶録膜 27上には、前記ソース、ドレイン領域 23、24と前記コンタクトホール 28を 通して接続される 多 結晶シリコンからなる ソース 電極 29、ドレイン 電極 80が それぞれ 設けられている。

前記ソース電極29、ドレイン電極30を含む前記

服間絶線膜27上には、例えばSiO2からなる第
2の層間絶線膜31が被覆されている。この層間絶線膜31上には、例えばCVD法により堆積された

絶線膜である厚さ5000人のMgOからなるバッファ層32が被覆されている。前記バッファ層32上に
は、例えば厚さ 2μmのジルコン酸チタン酸鉛が

のなる強誘電体層33が被覆されている。前記強誘

電体層33には、前記パッファ層32、第2の層間絶

される M O S トランジスタ、 C は前記第1、第2電極35a、35b 及びこれらの間に挟まれた強誘電体層33部分で構成される強誘電体コンデンサ、 B は前記ソース電極29と繋がるピット線、 W は前記トランジスタTrのゲート電極26に繋がるワード線、 D は前記配線36としてのドライブ線(もしくはブレート線)である。

セルが高密度に集積された強誘電体メモリを実現 できる。

また、このような強誘電体メモリについて、シリコン芸板 21に適当な周辺回路を形成することによって、マトリックス状に配列されたメモリ・セルのうち任意のセルに対して情報の書込み、読み出しを行うことができ、かつその情報を記憶できる。

ば多結晶シリコンからなるゲート電極 6.6が形成さ れている。このようなソース、ドレイン領域 63、 64、ゲート酸化膜 65及びゲート電極 66により MOSトランジスタが構成される。前記フィール ド酸化膜 62及びゲート電極 86を含む基板 61全面に は、例えばSiO₂からなる層間絶殺膜67が被覆 されている。この層間絶縁膜 67上には、絶縁膜で あるMgOからなるバッファ層 6.8が被覆されてい る。このバッファ層 88上には、例えばジルコン酸 チタン酸鉛からなる強誘電体層 69が被覆されてい る。この強誘電体層69表面から前記バッファ層68 及び層間絶録膜67を貫通して前記基板6iのドレイ ン頻域 84まで達する矩形柱状の溝部 70a が開口さ れ、該清部702内には金属タングステンからなる 第1電極71aが充填されている。なお、前記第1 電極7ia の上端側はエッチングによる加工の関係 から前記強誘電体層69表面にオーバラップして庇 部72が形成されている。前記強誘電体層 69上には、 例えば低融点ガラスからなる絶縁層73が被覆され ている。この絶隷層73表面から前記強誘電体層69

実施例4

第12図(A)は、本実施例4の強誘電体コンデンサを有する強誘電体メモリを示す可図図である。図中の61は、例えばp型のシリコを振動に分離をあり、該基板61の表面には素子領域を電気的に分離する。のフィールド酸化膜62が形成されていまる。 前記フィールド酸化膜62で囲まれた基板61の表面には、n・型のソース、ドレイン領域63、64間のチャンネル領域を含む基板61上には、ゲート酸化膜65を介して例え

を貫通して前記パッファ層 68 表面まで達する矩形柱状の溝部70 b が開口され、該溝部70 b 内には金属タングステンからなる第2電極71 b が充填されている。なお、前記第2電極71 b の上端は絶縁層73から突出し、該電極形成材料である金属タングステンのパターニングにより前記ゲート電極66と同一方向に延びる配線74が一体的に接続されている。

このような構成によれば、、強誘電体層 69に開口された溝部 70a、 70b 内に第 1、 第 2 の電極 71a、 71b を充填し、溝部 70a、 70b 間の強調を 69 部分を設電極 71a、 71b で挟んだ構造の複数のコントされた 11b で挟んだ 11a を 2 が 11b で 2 が 11b で 3 に 2 が 11b で 3 に 2 が 11b で 4 を 3 に 2 が 11b で 5 が 11a を 2 が 11a を 3 が 11a を 3 が 11a を 3 が 11a を 4 が 11a を 4 が 11a を 2 が 11a を 3 が 11a を 4 が 11a を 3 が 11a を 4 が 11a を 4

特開平3-293775 (11)

コンデンサを有するメモリ・セルが高密度で集積 された強誘電体メモリを実現できる。

また、このような強誘電体メモリについて、シリコン基板 61に 適当な 周辺回路を形成することによって、マトリックス状に配列されたメモリ・セルのうち任意のセルに対して情報の書込み、読み出しを行うことができ、かつその情報を記憶できる。

更に、第2電板71bの底部をバッファ層68表面で止めることによって、該バッファ層68の下の領域(層間絶縁膜67の領域)に配線を配置することが可能となり、多層配線構造を有する高密度に集積された強誘電体メモリを実現できる。 実施例5

第13図は、本実施例5の強誘電体コンデンサを有する強誘電体メモリを示す断面図である。なお、前述した第12図と同様なものは同符号を付して説明を省略する。本実施例5の強誘電体コンデンサは、強誘電体暦89上に例えばMg O 等からなる別の絶縁膜75を被覆し、この絶縁膜75を被覆し、この絶縁膜75を被覆し、この絶縁膜75を被覆し、この絶縁膜75を被覆し、この絶縁膜75を被覆し

実施例 6

本実施例 6 は、強誘電体コンデンサを有する強誘電体メモリに適用したもので、このメモリを第 14図(a)~(i)に示す製造工程を参照して説明する。 強誘電体層 69、パッファ層 68及 び層間絶録膜 67を 貫通してシリコン基板 61のドレイン領域 84まで達 する矩形柱状の溝部 70a を開口し、該溝部 70a 内 に金属タングステンからなる第1 電極 71a を充填 した強誘電体コンデンサを有する構造になってい る。なお、前記第1 電極 71a の上端側はエッチン グによる加工の関係から前記絶録膜 75表面にオー パラップして庇部 72が形成されている。

このような構成によれば、シリコン基板 61に形成したトランジスタ及び配線 74により第1、第2の電極 71a、71b 間に電圧を印加した場合、前記第1電極 71a の庇部 72での強誘電体層 69への電界集中を緩和できる。

即ち、前述した実施例4のように第1電板71aの上端例にエッチングによる加工の関係から前記数誘電体層69表面にオーバラップする庇部72を形成すると、第1、第2の電極7ia、7ib間に電圧を印加した場合、前記第1電極7iaの庇部72近傍の強誘電体層69に印加される電界が不均一となる。強誘

まず、例えばp型のシリコン基板 61を選択酸化 して該基板 61の表面に素子領域を電気的に分離す るためのフィールド酸化膜62を形成する。つづい て、前記フィールド酸化膜 62で囲まれた基板 61の 表面を無酸化して薄い酸化膿を形成し、全面に例 えば砒素等の不純物を含む多結晶シリコン膜を堆 **額した後、これら多結晶シリコン膜及び酸化膜を** パターニングして前記基板 81上にゲート酸化酶 65 を介してゲート電極66を形成する。ひきつづき、 前記フィールド酸化膜62及びゲート電極66をマス クとしてn型不純物、例えば砒素を基板 61にイオ ン注入し、活性化して互いに電気的に分離された n *型のソース、ドレイン領域 63、64を形成する。 このような工程により、前記シリコン基板 61上に ゲート電極 66からなるMOSトランジスタが作製 される。この後、前記フィールド酸化膜 62及びゲ ート電極 66を含む 基板 61全面には、 C V D 法等に より例えばSiO₂からなる層間絶録膜 67を堆積 し、更にRFマグネトロンスパッタ法により絶録

膜である Mrg O からなるパッファ 層 6 8 を 堆積する (第 1 4 図 (a) 図示)。

次いで、同図(d)に示すように前記絶縁膜75 上に前記開口部77に対応する箇所及び前記フィールド酸化膜62の一部に対応する箇所(第2電極充填用の溝部形成予定部)が閉口されたレジストパターン78を形成する。つづいて、前記レジストパターン78をマスクとして塩素系の反応性ガスを用

本実施例 6 の方法によれば、バッファ層 6 8 に子め開口部 7 7 を形成し、かつ 該バッファ層 6 8 が存在する 箇所でエッチングのストッパとして作用させることによって、1 つのレジストパターンをマスクとしたイオンピームエッチングにより深さの異なる 2 つの溝部 7 0 a 、 7 0 b を形成できる。 その結果、この後の第1、第2の電極 7 1 a 、 7 1 b の形成

次いで、同図(f)に示すようにレジストパクーン78を残存させた状態にて六フッ化タングステンガスを水素ガスで選元する C V D 法により前記済部70a、70b を含むレジストパターン78上に金属タングステン膜79を堆積する。つづいて、前記

を1回の金属タングステン膜の蒸着、リフトオフ法等の工程により形成できるため、工程の簡単化を図ることができる。しかも、第1、第2の簡単を設計寸法通りにでき、厚さのはらつきを解消できるため、第1、第2の電極71a、71bを強誘電体層 69に複数組形成した場合、強誘電体メモリを実現できる。

即ち、前述した実施例4、5のような構造では講部 70a、 70b を別々の工程で形成する必要があり、これに伴って第 1 電極 71a、 第 2 電極 71b も別々に金属タングステン膜の蒸暑、バターニングより形成する必要があるため、工程が煩雑化する。しかも、第 1、第 2 の電極 71a、 71b がある。その結果、第 1、第 2 の電極 71a、 71b を強誘電体層 69に複数組形成して強誘電体 8 69に複数組形成して強誘電体 8 71a、 71b を強誘電体 8 69に複数組形成して強誘電体 8 6 9に複数組形成して強誘電体 8 6 9に複数組形成と

モリを実現する場合、各強誘電体コンデンサ間で 強誘電特性にはらつきが生じるという問題を招く。 これに対し、本実施例6の方法を採用することに よって既还したように強誘電特性の優れた強誘電 体コンデンサを有する強誘電体メモリを簡単な工 程により製造できる。

また、本実施例6の構成によれば第2電極71bの上端例の表面に絶録膜75を被覆し、該第2電極71bに接続されるA2配線81を絶縁膜75上に形成することによって、該第2電極71bの突出近傍のA2配線81部分での強誘電体層69への電界集中を緩和でき、しかも強誘電体層69に均一な電界を印加できるため、耐圧及び強誘電特性の優れた強誘電体コンデンサを有する強誘電体メモリを実現できる。

なお、上記実施例6ではバッファ層 68をエッチングのストッパとして利用したが、これに限定されない。例えば、第16図(A)、(B)に示すように層間絶縁膜 67上面に A Q 配線 81を形成し、この上にパッファ 層 68、強誘電体層 69を堆積するこ

(B) は同図(A) のB-B線に沿う断面図であ る。図中の 101は、例えばり型のシリコン基板で あり、該基板 101の表面には素子領域を電気的に 分離するためのフィールド酸化膜 102が形成され ている。前記フィールド酸化膜 102で囲まれた基 板 181の複数素子領域表面には、複数の n * 型の ソース、ドレイン領域 103、 104が互いに電気的 に分離して形成されている。これらソース、ドレ イン領域 103、 104間のチャンネル領域を含む基 板 101上には、ゲート酸化膜 105を介して例えば 多結晶シリコンからなるゲート電極 106が形成さ れている。このようなソース、ドレイン領域 103、 104、ゲート酸化膜 105及びゲート電極 106によ りMOSトランジスタが構成される。前記フィー ルド酸化膜 102及びゲート電極 106を含む基板 101全面には、例えばSiO;からなる第1の層. 間絶縁膜 107が被覆されている。前記ソース、ド レイン領域 103、 104の一部に対応する前記層間 乾燥膜27には、複数のコンタクトホール 108が閉 口されている。前記層間絶縁襲 107上には、前記

とにより、前記 A Q 配線 81をエッチングストッパとして作用させることができるため、図示しないレジストパターンをマスクとした 1 回のイオ 1 りの 女 2 なる、つまなる、つまな 61のドレイン領域 64にまで達する 講部 70 b を形成できる。かかる方法によれば前記 実施例 6 と同様な 5 を誘電体メモリを簡単な工程により製造することができる。

また、第2電板71bを強誘電体層69の下方の層間絶線膜67上に配置したA2配線81に接続することによって、前記強誘電体層69の表面側に別の配線を配置することが可能となる。しかも、同第16図(A)、(B)に示すようにフィールド酸化胰62上に更に別の配線82を配置することも可能となる。

実施例7

第17図(A)は、本実施例7の強誘電体コンデンサを有する強誘電体メモリを示す平面図、同図

ソース領域 103と前記コンタクトホール 108を通 してそれぞれ接続される多結晶シリコンからなる ソース電極 109が設けられている。

前記ソース電極 109を含む前記層間絶縁膜 107 上には、例えばSiOェからなる第2の層間絶殺 膜 110が被覆されている。この層間絶録膜 110上 には、例えばCVD法により堆積された絶縁膜で あるMgOからなるバッファ層 111が被覆されて いる。前記バッファ層 1111上には、例えばジルコ ン餃チタン酸鉛からなる強誘電体層 112が被覆さ れている。前記強誘電体層 112表面から前記パッ ファ層 111、第2、第1の層間絶録膜 107、 110 を貫通して前記基板 101のドレイン領域 104表面 まで達する複数の矩形柱状の溝部113aが開口され、 かつこれら溝部113a内には例えば金属タングステ ンからなる第1電極1!42が充填されている。前記 強誘電体層 112上には、SiO2 からなる第3の 層間絶縁膜 115が被覆されている。また、前記簿 部1134間に位置する前記第3の層間絶縁膜 115表 面部分から前記強誘電体層 112を貫通してバッ

特開平3-293775 (14)

ファ層 111表面まで達する複数の講部113bが開口され、かつこれら講部113b内には例えば金属タングステンからなる第2電極114bが充填されている。つまり、前記第1、第2の電極114a、114bは強誘電体層 112に交互に配置されている。更に、前記第3の層間絶縁膜 115上には前記各第2電極114bの上端と共通接続されるA』配線 116が設けられている。

本実施例 7 の強誘電体メモリによれば、前記第 1、第2の電極 114a、114bを強誘電体層 112に交 互に配置し、かつ各第 1 電極 11aを前記基板 101 上に形成されたM O S トランジスタのドレイン領 域 104に接続すると共に、各第 2 電極 114bを A & 配線 116で共通接続しているため、第 18図に示す 等価回路となり、1 つのトランジスタTrのドレ イン側に2つの強誘電体コンデンサ C s が繋がる 構成となる。なお、前記TrはM O S トランジス タ、2つの C s は前記第 1 電極 114aを中心にして 隣接する第 2 電極 114b、114bの間に挟まれた強誘電体層 112部分で構成される強誘電体コンデンサ、 Bは前記ソース電極 109と繋がるビット線、Wは前記トランジスタTrのゲート電極 106に繋がるワード線、Dは前記 A 2 配線 116としてのドライブ線(もしくはプレート線)である。従って、本実施例7では小さい占有面積で大きな容量の複数の強誘電体コンデンサが形成され、高密度に集積された強誘電体メモリを実現できる。

また、本実施例 7 の構成によれば複数の第 1 電 極 1 1 4 a を中心にしてこれと隣接する複数の第 2 電 極 1 1 4 b の位置がずれた場合でも 1 つのトランジス タTrに繋がる 2 つのコンデンサの容量変動を回 軽できる。これを第 1 9 図(A)、(B)及び第 2 0 図の等価回路を参照して説明する。

第19図(A)、(B)では第1電極114aに隣接する共通に接続された第2電極114bに位置ずれが生じたために配列方向にΔLずれた場合を想定したものである。なお、位置ずれを起こさない場合の電極114a、114b間の距離をL、第1電極114aと片側に隣接する第2電極114bとの静電容量をCsoとする。この時、静電容量Csoは次式で表わこと

ができる。

 $C_{so} = \varepsilon A / L \cdots (1)$

ここで、εは誘電率、Aは電極面積である。 L が僅かにΔLずれた場合を想定し、この時の静電 容量 CsをLの周りで展開すると、

 $C_s - C_{so} + (dC_{so}/dL) \cdot \Delta L$

 $+ 1/2 (d^2 C_s / dL^2) \cdot \Delta L \cdots (2)$

2次以上の高次項を無視すると、

 $C_s \sim C_{so} + (dC_{so}/dL) \sim \Delta L$

- C so- ε A Δ L / L 2

 $= C_{50} - \Delta C_{5} \qquad \cdots (3)$

一方、位置ずれのために電極間距離が - Δ L ずれた場合の静電容量は、次式で表わされる。

 $C_s \sim C_{so} + (dC_{so}/dL) \cdot (-\Delta L)$

- C so + ε A Δ L / L 2

 $= C_{50} + \Delta C_{5} \qquad \cdots (4)$

ところで、第19図に示したように第1電極114a を中心にしてこれと勝接する一方の側(左側)の 第2電極114bとの距離はL+ Δ L となり、容量は これに伴って C so- Δ C s となる。前記第1電極 114aと隣接する他方の側(右側)の第2電極114b.
との距離は、L-ALとなり、容量はこれに伴って C so + A C s となる。このため、ALが極端に大きくない限り、第1電極114aを中心にしてこれと隣接する2つの第2電極114bの間の容量は前記 C so - A C s と C so + A C s の 和となり、結局位置ずれを起こしても2C so となって変化せず、容量変動を抑制できる効果を有する。

また、第17図(A)、(B)に示すように第1、第2の電極114a、114bを強誘電体層 112に交互に配置することによって、第1電極114a間でのクロス・トークを第2電極114bの介在により抑制できる。この場合、第2電極の平面的な面積を第1電極のそれより大きくする構成にすれば、前記クロス・トークをより効果的に抑制できる。実施例8

第21図(A)は、本実施例 8 の強誘電体コンデンサを有する強誘電体メモリを示す平面図、同図(B)は同図(A)のB-B線に沿う断面図である。なお、前述した第17図と同様な部材は同符号

特閒平3-293775 (15)

を付して説明を省略する。本実施例 8 の強誘電体 メモリは、第 21 図に示すように強誘電体 層 11 2 に 深さの異なる複数の講部 11 3 a、 11 3 b を 2 次元的に 閉口し、かつこれら溝部 11 3 a、 11 3 b 内に第 1 、第 2 の電極 11 4 a、 11 4 b を X 、 Y 方向に交互に配置されるように充填し、 更に各第 1 電極を基板 10 1 上に形成された M O S トランジスタのドレイン領域 10 4 に接続すると共に各第 2 電極 11 4 b を 第 3 の 層間 絶 探 膜 11 5 上に配置した A 2 配線 11 6 で 共通接続した複数の強誘電体コンデンサを有する構造になっている。

本実施例 8 の強誘電体メモリは、第 2 2 図に示す 等価回路となり、 1 つのトランジスタ T r のドレイン側に4 つの強誘電体コンデンサ C s が繋がる 構成となる。なお、前記 T r はソース、ドレイン 領域 103、 104、ゲート酸化膜 105及びゲート電 極 106で構成される M O S トランジスタ、 4 つの C s は前記第 1 電極 114aを中心にして X Y 方向に 隣接する 4 つの第 2 電極 114bの間に挟まれた強誘 電体層 112部分で構成される強誘電体コンデンサ、

ると共にシリコン基板 101上に形成されたMOSトランジスタのドレイン領域 104にそれぞれ接続し、かつ第3の層間絶縁膜 115表面部分から前記強誘電体層 112を貫通してバッファ層 111表面まで達する格子状の溝部 113を前記各溝部113aをそれぞれ囲むように開口し、該格子状の溝部 113内に例えば金属タングステンからなる第2電極114bを充填し、前記第2電極114bを第3の層間絶縁膜115上に配置したAI 配線 116で共通接続した複数の強誘電体コンデンサを有する構造になっている。

本実施例 9 の強誘電体メモリは、前述した実施例 8 と同様、第 2 2 図に示す等価回路となり、1つのトランジスタTrのドレイン側に4つの強誘電体コンデンサ C s が繋がる構成となる。従って、本実施例 9 では前記実施例 7 に比べ、更に小さい、本実施例 9 では 容量の複数の 強誘電体コンデンサが形成され、高密度に集積された強誘電体メモリを実現できる。

・更に、隣接する第1電機!!4a間において第2電

Bは前記ソース電極 109と繋がるピット線、Wは前記トランジスタTrのゲート電極 106に繋がるワードライン、 Dは前記A』 配線 116としてのドライブ線(もしくはブレート線)である。従って、本実施例8では前記実施例7に比べ、更に小さいよ有面積で大きな容量の複数の強誘電体コンデンサが形成され、高密度に集積された強誘電体メモリを実現することができる。

実施例 9

第23図(A)は、本実施例9の強誘電体コンデンサを有する強誘電体メモリを示す平面図、同図(B)は同図(A)のB-B線に沿う断面図である。なお、前述した第17図と同様な部材は同同であを付して説明を省略する。本実施例9の強誘電体メモリは、第23図に示すように強誘電体暦 112条面からバッファ暦 111、第2、第1の層間絶縁膜107、110を質通じて前記を板101のドレインの域104表面まで達する複数の矩形柱状の溝部113aを開口し、これら溝部113a内には例えば金属タングステンからなる第1電極114aをそれぞれ充填す

極 114bが完全に介在するように前記第 1 、第 2 の 電極 114a、114bが配置されているため、極めて効果的に第 1 電極 114a間のクロストークを抑制できる。

実施例10

本実施例10は、強誘電体コンデンサを有する強誘電体メモリの製造に適用したもので、その工程を第24図(a)~(f)及び第25図~第32図を参照して説明する。

パターン 205を形成する。 ひきつづき、前記フィールド酸化膜 202及びゲート電極 204をマスクとして n 型不純物、例えば砒素を基板 201にイオン注入し、活性化して互いに電気的に分離された n・型のソース、ドレイン領域 206、 207を形成する(第24図(a)及び第25図図示)。 このような工程によりソース、ドレイン領域 206、 207、ケート酸化膜 203及びゲート 電極 204からなる M O S トランジスタが作製される。 なお、第25図は同図(a)の平面図で、かつ同図(a)は同第25図の X 1 - X 1 線に沿う断面図である。

次いで、前記フィールド酸化膜 202及びゲート電極 204を含む基板 201全面に C V D法等により例えば S i O 2 からなる第 1 の層間絶縁膜 208を堆積し、更に C V D法により n 型不純物、例えば砒素を含む多結晶シリコン 膜を堆積した後、 該多結晶シリコンをパターニングしてプレート線 209を形成する。このプレート線 209は、同図(b)及び第 26図に示すように前記ソース、ドレイン領域 206、 207の箇所で抜け、かつ 2 つの列方向に

からなる第3の層間絶縁膜 213を堆積する。前記 第3の層間絶縁膜 213を堆積した後、 700℃の温 度で熱処理を施し、前記強誘電体層 2.1.2に含まれ る不純物を前記第2の層間絶線膜 210もしくは第 3の層間絶縁膜 213にゲッタリングさせた。この 時、前記強誘電体層 212と前記第2、第3の層間 絶縁膜 210、 213との界面に非強誘電体層(低誘 電電層)か形成されても特性上、問題にならない。 更に、前記第3の層間絶縁膜 213上に写真触刻法 により第1、第2の電極用溝部形成予定部が開口 されたレジストパターン(図示せず)を形成した 後、該レジストバターンをマスクとして塩素系の 反応性ガスを用いたイオンピームエッチングを行 なう。この工程により、同図 (d) 及び第28図に 示すように深さの異なる矩形柱状の溝部2142、 214bが開口される。前記講部214aは、ドレイン領 域 207まで達し、該溝部214aの周囲の3辺には溝 部 214bが配置される。これら溝部 214bは、前記プ レート線 209のエッチングストッパ作用により該 プレート線 209表面を底部とする形状をなす。な 並ぶ強誘電体コンデンサに対して共通接続するように分離された形状になっている。なお、第26図は同図(b)の平面図で、かつ同図(b)は同第26図の X 、 - X 、 線に沿う断面図である。

次いで、全面にCVD法により例えばSiOz

お、第28図は同図(d)の平面図で、かつ同図では自第28図のX1-X1線に沿う断面図である。つづいて、レジストバターン(図示せず)を残存させた状態にて六フッ化タングステンガスを水素ガスで退元する CVD 法により前記清部214a、214bを含むレジストバターン上に金属タングステン膜を堆積した後、該レジストバターンと際を堆積した後、なレジストがの分を選択的に除去するリフトオフ法により前記各清部214a、214b内にタングステンを残存させ、第1、第2の電極215a、215bをそれぞれ形成する(同図(e)

次いで、前記第1、第2の電極215a、215bの上面が露出した前記第3の層間絶縁膜 213上に C V D 法により例えばSiO₂からなる第4の層間絶縁膜 216を堆積し、前記ソース領域 206に対応する第4、第3の層間絶縁膜 216、 213、バッファ層 211、第2、第1の層間絶縁膜 210、 208に亘って選択的にエッチングしてコンタクトホール 217を開口した後、全面にAD膜を堆積し、こ

れをパターニングして前記コンタクトホール 217 を通して前記ソース領域 208に接続される A 』 配線 218を形成する。この後、図示しない保護膜を全面に堆積して強誘電体コンデンサ・アレイを製造する(同図(f)、第29図~第32図図示)。なお、第29図は同図(f)の平面図で、かつ同図(f)は同第29図の X 1 - X 1 線に沿う断面図である。また、第30図~第32図はそれぞれ第29図の X 2 - X 2 線、 Y 1 - Y 1 線、 Y 2 - Y 2 線に沿う断面図である。

本実施例10の方法によれば、第1の層間絶縁膜208上にソース、ドレイン領域206、207に対応する額所が抜けた多結晶シリコン等からなるブレート線209をエッチングストッパとして利用することによって、レジストパターンをマスクとした1回のイオンピームエッチングにより深さの異なる溝部214aと前記ブレート線209を底部とする溝部214aと前記ブレート線209を底部とする溝部214bを閉口できる。その結果、この後の第1、第2の電極215a、

体層 212の上面側の第4の層間絶線膜 216に配置できるため、設計の自由度を上げることできると共に、高密度に集積された強誘電体メモリを実現できる。

なお、面方向に自発分極軸を持つ強誘電体層 (例えば正方晶タングステン・プロンズ型結晶構造を持つニオブ酸バリウム・ストロンチウム層 を実施例1~10と同様にバッファ暦上に設け、溝部の形成、これら溝部への第1、第2の電極の充填を行った構造の強誘電体コンデンサでも強誘電特性に特有なヒステリシス曲線を示すことが確認された。

[発明の効果]

以上群述した如く、本発明によれば小さい古有面積で大きな電極面積を持ち大きな電荷を蓄積することが可能な強誘電体コンデンサを提供できる。しかも、本発明によれば強誘電体層とその下地との間に形成される低誘電率層に起因する強誘電特性の低下が少なく、優れた電気特性を有する強誘電体コンデンサを提供できる。また、本発明

215bの形成を1回の金属タングステン膜の蒸着、リフトオフ法等の工程により形成できるため、工程の簡略化を図ることができる。しかも、第1、第2の電極215a、215b間に挟まれた強誘電体層212部分の厚さを設計寸法通りにできるため、容量が安定化でき、強誘電特性の優れた複数の強誘電体コンデンサを備えた強誘電体メモリを実現できる。

また、本実施例10の構成によれば第24図(f)、第29図~第32図に示すように1つのトランジスタのドレイン領域 207に接続された第1電極215aの周囲3辺に強誘電体層 212を挟んでプレート線209に共通接続された第2電極215bを配置できるため、前記トランジスタのドレイン領域 207に3つの強誘電体コンデンサを繋げることができ、高密度に集積された強誘電体メモリを実現することができる。

更に、第2電極を強誘電体器 212 の下方に配置したプレート線 209で共通接続することによって、ビット線として用いられる A 2 配線 218を強誘電

によれば自発分極軸が面方向にのみ向いている強誘電体階を用いても良好な強誘電性を有する強誘電体コンデンサを提供できる。更に、本発明によれば絶縁材でコンデンサ間、コンデンサと配線間の電気的な分離を行うことによって、誤動作が少なく、しかも浮遊容量に起因する遅延時間を小かせくすることでき、ひいては高集積度のコンデンサ・アレイを実現できる。

更に、本発明によれば強誘電体コンデンサの第 1、第2の電極のうちの一方の電極を基板上に形成されたトランジスタと接続し、他方の電極を交互の配置し、一方の電極をトランジスタに他方の電極を交互を配置し、一方の電極をトランジスタに他方の電極を配線に共通接続する形態を採用することを変し、変し、変し、変し、変し、変し、変し、変し、変し、変し、変し、などできる。

4. 図面の簡単な説明

第1図(A)は本発明の実施例1における強誘電体コンデンサ・アレイを示す平面図、同図

特開平3-293775 (18)

(B) は同図 (A) の B - B 線に沿う部分断面斜 視図、第2図は実施例1の強誘電体コンデンサの 電圧と電荷量のヒステリシス特性を示す線図、第 3 図は実施例1の強誘電体コンデンサのスイッチ ング特性を示す線図、第4図は本発明の強誘電体 コンデンサの作用を説明するための部分断面斜視 図、第5図(A)、(B)~第8図(A)、(B) は本発明の実施例2における強誘難体コンデンサ ・アレイの製造工程を示し、各図中の(A)は平 面図、各図中の(B)はそれに対応する(A)の B-B線に沿う部分断面斜視図である。第9図は 本発明の実施例3における強誘電体メモリを示す 断面図、第10図は第9図の強誘電体メモリアレイ の等価回路図、第11図は第9図の強誘電体メモリ の等価回路図である。第12図 (A) は本発明の実 施例4における強誘電体メモリを示す平面図、同 図 (B) は同図 (A) の B - B 線に沿う断面図、 第13図は本発明の実施例5における強誘電体メモ リを示す断面図、第14図 (a) ~ (i) は本実施 例6の強誘電体メモリの製造工程を示す断面図、

面図、第27図は第24図(c)の平面図、第28図は第24図(d)の平面図、第29図は第24図(f)の平面図、第30図~第32図はそれぞれ第29図の X 2 - X 2 級、 Y 1 - Y 1 線、 Y 2 - Y 2 線に沿う断面図、第33図は強誘電相の電界と分極の関係を示す線図、第34図は常誘電相の電界と分極の関係を示す線図、第35図(A)は従来のブレーナ型コンデンサを示す平面図、同図(B)は同図(A)のB-B線に沿う断面図、第36図は第35図のブレーナ型コンデンサの等価回路図である。


i、11、21、41、61、101、201…シリコン基板、2、14、33、44、69、112、212…強誘電体層、13、32、43、68、111、211…バッファ層、13a、13b、34a、34b、48a、48b、70a、70b、113a、113b、113、214a、214b…沸部、15a、15b、35a、35b、49a、49b、71a、71b、114a、114b、215a、215b…電板、17a、17b、36、50a、50b、74、81、82、109、116、218…配線、23、63、103、206… n・型ソース領域、24、64、104 207、…n・型ドレイン領域、


第15図は第14図 (i) の平面図、第16図 (A) は 本発明の実施例6の変形例を示す強誘電体メモリ の平面図、同図 (B) は同図 (A) の B - B 線に 沿う断面図、第17図 (A) は本発明の実施例7に おける強誘電体メモリを示す平面図、同図(B) は同図 (A) のB-B線に沿う断面図、第18図は 第17図の強誘電体メモリの等価回路図、第19図 (A) は本発明の実施例7における強誘電体メモ リの作用を説明するための平面図、同図(B) は 同図 (A) の B - B 線に沿う断面図、第20図は第 19図の強誘電体メモリの等価回路図、第21図(A) は本発明の実施例8における強誘電体メモリを示 す平面図、同図(B)は同図(A)のB-B線に 沿う断面図、第22図は第21図の強誘電体メモリの 等価回路図、第23図(A)は本発明の実施例9に おける強誘電体メモリを示す平面図、同図(B) は同図 (A) の B - B線に沿う断面図、第24図 (a)~(f)は本発明の実施例10における強誘 電体メモリの製造工程を示す断面図、第25図は第 24図 (a) の平面図、第26図は第24図 (b) の平


26、68、 105、 204… ゲート電極、46…強誘電体からなる矩形柱、47… ブラズマSiO2、Tr… MOSトランジスタ、C…強誘電体コンデンサ、B… ピット線、W…ワード線、D…ドライブ線(もしくはブレート線)。

出願人代理人 弁理士 2 鈴 江 武 彦

特閒平3-293775 (19)









電 圧:2V/div 電荷量:200pc/div


in 2 i





第 3 🛱


特開平3-293775 (20)














特開平3-293775 (22)







第 9 図













郎 12 図


特開平3-293775 (23)
























特開平3-293775 (24)













路 15 図







D 18 D













iii 21 i∕4


待開平3-293775 (26)













鄭 25 国




第 26 凶




第 27 四


特開平3-293775 (29)





第 28 図



新 29 図







第1頁の続き

Sint. Cl. 5 識別記号 庁内整理番号

G 11 C 11/22 H 01 G 7/06 H 01 L 27/04 27/112 29/792 8522-5L 7924-5E 7514-4M С

優先権主張 ❷平 2(1990) 3月30日❷日本(JP) 動特願 平2-84647

作。井 康司 @発 明 者 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

THIS PAGE BLANK (USPTO)